复旦研发二维—硅基混合架构闪存芯片

实现二维材料与CMOS衬底紧密贴合

　　中化新网讯 复旦大学在二维电子器件工程化道路上再获里程碑式突破。该校集成芯片与系统全国重点实验室集成电路与微纳电子创新学院周鹏—刘春森团队研发的长缨(CY-01)架构，将二维超快闪存器件“破晓(PoX)”与成熟硅基CMOS工艺深度融合，研发出全球首颗二维—硅基混合架构芯片。相关研究成果于10月8日在《自然》上发表。

　　当前，CMOS(互补金属氧化物半导体)技术是集成电路制造的主流工艺，市场中的大部分集成电路芯片均使用CMOS技术制造。团队认为，如果要加快新技术孵化，就要将二维超快闪存器件充分融入CMOS传统半导体产线，为CMOS技术带来全新突破。

　　目前芯片多由硅材料制作。而硅材料和二维材料可以说天差地别——硅片厚度往往在几百微米，一些薄层硅至少也有几十纳米;而二维半导体材料是原子级别，厚度不到1纳米。“二维半导体是一种全新的材料体系。一旦引入新材料，就有可能对其他电子器件产生不可估量的影响，导致产线被污染，这是所有芯片厂商都无法接受的。”周鹏介绍说。

　　如何将二维材料与CMOS集成又不破坏其性能，是团队需要攻克的核心难题。CMOS电路表面有很多元件，如同一个微缩城市，高低起伏不平;而二维半导体材料厚度是原子级别，如蝉翼般纤薄而脆弱，如果直接将二维材料铺在CMOS电路上，材料很容易破裂，更不用谈实现电路性能。

　　这也是为什么二维半导体研究者目前只能在极为平整的原生衬底上加工材料。一种解决思路是将CMOS的衬底“磨平”以适应二维材料，但要实现原子级平整并不现实。“我们没有必要去改变CMOS，而需要去适应它。”团队决定从本身就具有柔性的二维材料入手，通过模块化的集成方案，先将二维存储电路与成熟CMOS电路分离制造，再与CMOS控制电路通过高密度单片互连技术(微米尺度通孔)实现完整芯片集成。

　　这项核心工艺的创新，实现了在原子尺度上二维材料和CMOS衬底的紧密贴合，最终实现超过94%的芯片良率。团队进一步提出了跨平台系统设计方法论，并将这一系统集成框架命名为长缨(CY-01)架构。

　　依托前期完成的研究成果与集成工作，此次打造出的芯片已成功流片。团队下一步计划建立实验基地，与相关机构合作建立自主主导的工程化项目。产业界代表认为，该团队研发的二维器件具有天然的访问速度优势，可突破闪存本身速度、功耗、集成度的平衡，未来或可在3D应用层面带来更大的市场机会。